基于傳統(tǒng)六晶體管(6T)存儲單元的靜態(tài)RAM存儲器塊一直是許多嵌入式設計中使用ASIC/SoC實現(xiàn)的開發(fā)人員所采用的利器，因為這種存儲器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。
 
如圖1a中所示的那樣，基本交織耦合鎖存器和有源負載單元組成了6T存儲單元，這種單元可以用于容量從數(shù)位到幾兆位的存儲器陣列。
 
經(jīng)過精心設計的這種存儲器陣列可以滿足許多不同的性能要求，具體要求取決于設計師是否選用針對高性能或低功率優(yōu)化過的CMOS工藝。高性能工藝生產(chǎn)的SRAM塊的存取時間在130nm工藝時可以輕松低于5ns，而低功率工藝生產(chǎn)的存儲器塊的存取時間一-般要大于10ns。
 
存儲單元的靜態(tài)特性使所需的輔助電路很少，只需要地址譯碼和使能信號就可以設計出解碼器、檢測電路和時序電路。
 
隨著一代代更先進工藝節(jié)點的發(fā)展，器件的特征尺寸越來越小，使用傳統(tǒng)六晶體管存儲單元制造的靜態(tài)RAM可以提供越來越短的存取時間和越來越小的單元尺寸，但漏電流和對軟故障的敏感性卻呈上升趨勢，設計師必須增加額外電路來減小漏電流，并提供故障檢測和糾正機制來“擦除”存儲器的軟故障。
     
當前6TSoCRAM單元的局限性
 
然而，用來組成鎖存器和高性能負載的六晶體管導致6T單元尺寸很大，從而極大地限制了可在存儲器陣列中實現(xiàn)的存儲容量。
 
這種限制的主因是存儲器塊消耗的面積以及由于用于實現(xiàn)芯片設計的技術(shù)工藝節(jié)點(130,90,65nm)導致的單元漏電。隨著存儲器陣列的總面積占整個芯片面積的比率增加，芯片尺寸和成本也越來越大。
 
漏電流也可能超過整個功率預算或限制6T單元在便攜式設備中的應用。更大面積或高漏電芯片最終可能無法滿足應用的目標價格要求，因此無法成為一個經(jīng)濟的解決方案。
 
作為6T RAM單元替代技術(shù)的1T單元
 
對那些要求大容量片上存儲(通常大于256kb)但不要求絕對最快存取時間的應用來說還有另外一種解決方案技術(shù)。這種解決方案所用的存儲器陣列功能類似SRAM，但基于的是類似動態(tài)RAM中使用的單晶體管/單電容(1T)存儲器單元(圖1b)。

本文關鍵詞： SRAM

相關文章：?靜態(tài)隨機存儲器SRAM存儲數(shù)據(jù)原理

深圳市英尚微電子有限公司是一家專業(yè)的靜態(tài)隨機記憶體產(chǎn)品及方案提供商，十年來專業(yè)致力代理分銷存儲芯片IC, SRAM、MRAM、pSRAM、 FLASH芯片、SDRAM（DDR1/DDR2/DDR3）等,為客人提供性價比更高的產(chǎn)品及方案。
英尚微電子中國區(qū)指定的授權(quán)代理：VTI代理、NETSOL、JSC濟州半導體(EMLSI)、Everspin 、IPSILOG、LYONTEK、ISSI、CYPRESS、ISOCOME、PARAGON、SINOCHIP、UNIIC； 著名半導體品牌的專業(yè)分銷商  如：RAMTROM、ETRON、FUJITSU、LYONTEK、WILLSEMI。